PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-026969

(43)Date of publication of application: 30.01.1989

(51)Int.Cl.

G06F 15/20

(21)Application number: 63-155114

(71)Applicant: AMERICAN TELEPH & TELEGR

CO <ATT>

(22)Date of filing:

24.06.1988

(72)Inventor: AGRAWAL PRATHIMA

DALLY WILLIAM J

KRISHNAKUMAR ANJUR S

(30)Priority

Priority number: 87 66921


Priority date: 25.06.1987

Priority country: US

(54) PROGRAMMABLE ACCELERATOR AND ITS METHOD

(57)Abstract:

PURPOSE: To enable programming and also to enable a high-speed asynchronous communication to be executed by utilizing the plural same processing elements which are flexibly and mutually connected so as to form a cluster through a switch in a simulation hard accelerator. CONSTITUTION: The accelerator consists of the eight clusters 10 and a host computer 11 which are mutually connected to a Boolean 3 cube with two-way lines 12-24. They are mutually connected with a common two-way bus 11. Each cluster has a binary address corresponding to the coordinate of the cluster in the n-cube (a solid) in n-space. A task is down-loaded from the host to the cluster with the bus 25. The bus 25 provides direct access to a memory inside the cluster and the buses 12-24 execute communication by a message. The message adds the cluster address so that the n-cube is connected only to the adjacent cluster.



· ⑲ 日本 囿 特 許 庁 (JP)

⑩特許出願公開

⁶⁰ 公開特許公報(A)

昭64-26969

@Int_Cl_4

識別記号

厅内整理番号

母公開 昭和64年(1989) 1月30日

G 06 F. 15/20

D-7230-5B

審査請求 未請求 請求項の数 7 (全15頁)

国発明の名称 プログラマブル アクセラレータ及びその方法

> ②特 額 昭63-155114

頤 昭63(1988)6月24日 **23**H

優先権主張 型1987年6月25日每米国(US)到066,921

@発 明 者 プラシマ アグラワル

アメリカ合衆国 07974 ニユージャーシイ。ニユープロ ヴィデンス, コルチエスター ロード 40

⑦発 明 者 ウイリアム ジエー。 アメリカ合衆国 01701 マサチユーセツツ, フラミンガ ダリー

ム, トーリー ホー レーン 11

(2)杂 明者 アンジュア エス。ク アメリカ合衆国 07060 ニユージヤーシイ,ウオーレ . リシユナクマー

ン, マウント ホレブ・ロード 205

②出 顋 人 アメリカン テレフオ アメリカ合衆国。10022 ニユーヨーク,ニユーヨーク,

ン アンド テレグラ マデイソン アヴェニュー 550 フ カムパニー

20代理人 弁理士 岡部 正夫 外3名

1. 発明の名称

プログラマブル アクセラレータ及びその 方法

- 2. 特許請求の範囲
 - 1. プログラマブル アクセラレータにおい て、敵アクセラレータが:

情報を設アクセラレーダに向けて或はこれ ` から伝送するための道君網;及び該通信網に 応答する崔敬のプログラマブル処理災害を合 み、個々の鉄処理要素が

復数のデータ パス

故パスと鉄道信頼の間でメッセージを遺信 するための入力及び出力キュー ブロック、 及び

鉄パス上の雪号に応答して1つのパスから 選択された1つの個及びもう1つのパスから. 選択されたもう1つの欄を選択し、これら選 択された個に関して操作し、この結果を放パ スの1つの上のあらかじめ選択された個内に

近くための翻貨作ユニットをもつことを特徴 とするプログラマブル アクセラレータ。

- 2. 駄半ューが空戦はブルのとき選択された動 作を中断するためのストール手段が更に含ま れることを特徴とする請求項1記載のプログ ラマブル アクセラレータ。
- 3. 1つのメモリ及びはメモリを任意の所贷の 語幅に構成するための手段が更に含まれるこ とを特徴とする菌水項1記載のプログラマブ ル アクセラレータ。
- 4. ハードウェア アクセラレータにおいて、 装アクセラレータが:

第1の複数のクラスタ;

節2の複数のノード及び第3の複数の通信 リンクをもち、駄リンクが鉄ノードを相互袋 続し、数ノードが数クラスタを載りンクに接 続する通信網:

鉄ノードに接続されたクラスタに対する入 り哲号の所定の経路を缺入り信号の所定の着 **包先に基づいて計価するためのコントローラ**

要素、

鉄コントロータに加えられた鉄包号の経路 を鉄包号の鉄着信先に基づいて決定するため のスイッチ、及び

数スイッチに応答して数名号を数ノードに 接続された出リンク及び缺ノードに接続され た数クラスタに送くるためのパッファを含 み;

鉄クラスタが更に

専用のランダム アクセス メモリをもつ 複数のプログラマブル処理要素、及び

数プロセッサを1つのノード及び互いに相互接続しパイプライン構成を形成するためのスイッチを含むことを特徴とするプログラマブル アクセラレータ。

 グラフ処理用のプログラマブル アクセラ・ レータにおいて、放アクセラレータが:

複数の実質的に同一のプログラマブル基理 要素: .

放処理要素をパイプライン構成に相互接続

ンを長期するためにシミュレーション アルゴリズムを実行するための方法において、 政 値々の処理要素がデータの選択された機に関して動作するように数計され、 試層が語の… 部であり: 数方法が

放処理要素をパイプ、ラインに構成するステップ、及び

個々の鼓処理要素にて設シミュレーション アルゴリズムのあらかじめ投定された部分 を実行するステップを含むことを特徴とする 方法。

3. 発明の詳細な説明

発明の技術分野

本発明は一般的にはコンピュータ シミュレーションに、より具体的には国路設計のコンピュータ シミュレーションに用いられる通常ハードウェア アクセラレータと呼ばれる専用高速プロセッサに関する。

養明の技術的背景

ヘードウェア・アクセラレータは特定のアル

し、該処理要素の間でメッセージをパスする ための通信網:及び

政処理を集の個々にプログラム及びアクセラレータによって進行されるべき所定のタスクの特性であるデータ情報をロードするための手段を含むことを特徴とするプログラマブル アクセラレータ。

グラフ急運用のプログラマブル アクセラレータにおいて、はアクセラレータが:

複数の処理要素:及び

語から成るメッセージを介して放処理要素 との及び処理要素間の適信を行なうための手 段を含み、軟値々の処理要素がデータの選択 された傷に関して動作するように設計され、 個が語の一部であることを特徴とするプログ ラマブル アクセラレータ。

7. 複数の変質的に同一の処理要素、及び部から成るメッセージを介して鉄処理要素との及び鉄処理要素関の通信を行なうための手段を含むシステムにて論理回路のシミュレーショ

ゴリズムのカラスのアルゴリズムの効理な 的な使用のために特別に設計された専用処理な 変である。これら要素は広範囲のコンピュータ 変援設計問題に対する実現可能な解決としし結果 として顕著な性能の向上に結びついてもらいている。 はいかションレーション要素を用いた場合ととが 他であり、これはソフトウェア協理シミュレーションと比較して桁違いの向上である。

シミュレーション要素はこれらの高レベルの性能を1つ或は複数の以下の手段を強じて決定する。つまり、複数の同一ハードウェア ユニットが用いられ、これらの関でシミュレートを 型が分割され、動作がこれらユニットで がイブライニング され、また手元の外型 エット 間の専用の相互接続が用いられる。 ハードウェア アクセラレータに関しての貴 金 かトム ブランク(Tom Blank) によって エランク(Tom Blank) によって

BEコンピュータの設計及びテスト (IEES Des -ign and Test of Computers) , 198448 月号に掲載の論文【コンピュータ支援設計に用 いられるハードウェア アクセラレータの興査 (A Survey of Bardware accelerators used in Computer-Aided Deaign)]に紹介されている。 更に適当な資料として、『論理シミュレーショ マシン(A Logic Simulation Machine)]、 マイロン アプラモビシ(Hiren Abramstici)、 IEEE, Vol-CAD-2, No. 2, 1983年4月号: [データ フロー アーキ テクチャーを用いての論理シミュレーションの ハードウェア アクセラレーション(Bardware Acceleration of Logic Simulation using a Bata Flow Architecture) 1. IBBE. 198 5; [VLSI設計におけるシリコン溶蔵彫刻 ナイチェ(Silicom Solutions Carvas Miche in **VLSI Design)]、エレクトロニクス、1985** 年8月12日号; [ペワースパイスによる囲路 のより高速より正確なシミュレーション

木発明の概要

<u> 実 英 例</u>

第1日は木売用による高速シミュレーション 用マイクロプログラマブル アクセラレータ (Microprogrammable Accelerator for Rapid (Powerspic Simulates Circuits Faster and More Accurately)] 、エレクトロニクス、
1985年8月28日号: 及びスイッチーレベル シミュレーションに対するハードウェアアーキテクチャー(A Hardware Architecture for Switch-Level Simulation)]、W.J.ダリー(M.J.Dally) その他、IBBB、1985年を挙げることができる。

これら先行技術によるシステムに用いられたのかってからない。 できる といっ から ない から ない から ない から ない から ない から ない から という から はい から はい

Sizulation、MARS)の一般プロック図であ る。これは双方向ライン12-24を介してブ ーリアン 3ーキュープ(Boolean 3-cube)に根 冗絞続された8仭のクラスタ10と1つのホス コンピューダ11を含む。これらはまた共 道の次方向パス11を介して相互接続される。 傾々のクラスタは(エー空間内の)ューキュー ブ(立体)上のそのクラスタの座標に対応する 2進アドレスをもつ。第1回は3ーキューブ相 互接総を示すが、更に済次元にするため(15 個の処理要素をもつ)プーリアン 4ーキュー プに拡張することも簡単である。第2回は相互 技統スイッチのノードを示す。ブーリアン ュ ーキューブの説明に関しては、例えば、W.D ヒリス(V.D.Billis)、サイエンティファク ア メリカン(Scientific American) . 1987年 8月号(ページ108~115) による" 接 粒マシーン(The Connection Machine)"にみら na.

第1世のシステム内の側々のクラスをはュー

キューブへのインタフェース ノード、メモリ と関連する複数の処理要素、及び相互接続スイッチを合む。

動作において、MARSによって進行される ベきシミュレーション ダスクはホストプロセ ッサ11からクラスタにパス25を介してダウ ンロードされる。バス25はクラスタ内のメモ リへの直接アクセスを提供し、パス25を溢じ てデータを通信するためのプロトコールは通常 のDMA (direct mesory access、収抜メモリ アクセス)プロトコールである。一方、パス 12-24はメッセージにて通信する。個々の メッセージは1つの基出し結及びこれに続く1 から16の間のデータ節から成り、本実施厳様 における何々の話は18ピット及である。 個々 の話は水前に選択された情報の欄(Field) セ吳 なるピット増分にて合む。見出し基仕メッセー ジ長、クラスタ アドレス、メッセージがそれ に向けられる着信先クラスタ内の特定の処理エ ンジンを指定する。クラスタアドレスはューキ

望のアドレスを自体のアドレスと比較することによって(ピット ワイズ排他的OR)メッセージがそれにスイッチされるべき好ましい出力リンクを計算し、結果としての経路情報をメッセージとともにクロスパー スイッチ30に加える。パッファ32は潜信先クラスタがピジーの場合、或は所望の経路上のリンクがブロックさらた場合、メッセージが待ち行列上に置かれることを保証する機能をもつ。

第3回は第1回のクラスタ10のアーキテクチャーを示す。第3回の構成は14個の処理要素(PB-0からPB-13)を含み、個々の処理エンジンは関連するランダム アクセスメモリ(BAM-0からBAM-13)を含む。個々のPBはそれと関連するBAMと専用双方向バス(例えば、33)を通じて適信し、これに加え、個々のPBはスイッチ40と適合する。BAMはまた双方向バス41と適合する。パス41はインタフェース回路42を通じ、ホスト プロセッサ11とバス26を介

ューブが除枝クラスクのみに技統を提供するために必要である。 特技クラスタ以外への技能が要求される場合は、複数のノード インタフェースを造じての"デイジー チェーン(deley chain)" 技能が必要である。

て通信する。こうして、個々のPE/RAMセットはバス41及びスイッチ40の円方に接続される。パス41にはまたハウスキーパー ブロック43、クラスタRAM44、及び大容量配位のためのローカル ディスク メモリ45 が接続される。プロック43はスイッチ40にも接続される。最後に、スイッチ40もコントローラ31に接続され、コントローラ31はクラスタをローキューブ網に接続する。

スイッチ40はPBをラウンドスピーカープロック及び制インタフェースと接続するローカル メッセージ スイッチである。これは、第4 間に示されるように、クロスポイントスリスト (41)のクロスパー構成である。より具体的には、第4 間は(ソース) PB からのロウに 治っての16 個のデータ ラインの1つ (ライン 51)、別の(着色先) PB からのカラムに 沿っての16 個のデータ ラインの1つ (ライン 52)、及びソースを 独区先に接続する1つのクロス ポイント41を示す。このテータ

ラインに加えて、ソースPBは、4つのアド レス ライン、1つの出力要求(REQ)ライ ン、1つのアクノレッジ ライン(64)、及 び1つの要求/アクノレッジ出力ライン(RA - アウト) を与える。着雪先PBはRA-アウ ト ラインに対応する要求/アクノレッジ入力 ライン(BA-アウト)を合む。クロクポイン ト41の個々のコラムはまた1つの優先テイン 及び1つのロック指摘ラインを合む。この優先 ラインは、衝突が起った場合、どのソースPB が他のソースPBに優先して所望の着着先PB へのアクセスを符るべきかの決定ができるよう に、PEに対する優先割り当てを設定する。ロ ック指揮ラインはソースPEが着信先PEへの アクセスをいったんねると、このアクセスがソ ースPEが装続を放楽することを選択するまで 競技されることを保証する。

動作において、アドレス ラインがロウ内の 信々のクロスポイント 4 1 内でプリワイヤード 復号器 5 3 によって復号される。適当なクロス

も技能を確立してないことを意味する)、RB Qペルスはゲート55と無関係にラッチ58か ら58に届き、GRANT含今が高値にラッチ される。優先ラインはクロスポイント41から スイッチ61を通じて出る。スイッチ61は優 先ライン出力をGRAN工館号が高値であるか 低組であるかによって、優先ライン入力がアー スのいずれかに接続する。優先ラインをアース することは、そのカラム上のその後のクロスポ イントがGRANT会号を与えられることを妨 止する。同様に、ロック指標ラインはスイッチ 6 0によって分枝される。これはカラム内の任 **荘のクロスポント41にGRANT包号が与え** られたときアース レベルにされ、これはその カラム内の他の全てのクロスポイントがGRA NT信号を得ることを妨ぐ。

G R A N T 哲号がクロスポイント 4 1 に与えられると、ゲート 5 4 の R E Q 哲号出力はこの 首報をライン37上のアクノレッジメント 哲号 としてソースPEにパスする。また、ソースP ポイントの所で、この数号されたアドレスが日 を見ライン(ゲート54内)を起動し、信号が ゲート55及び56に送くられる。ゲート55 及び56の出力はゲート57に加えられ、これ はGRANT信号を生成するためにラッチれ る。GRANT信号がように加えられ、 従って、GRANT信号があるのとき、日足及び パルスが出現し、このパルスがゲート55及び 57を介してラッチ58に送るの状態の ればGRANT信号のその状態の ればGRANT信号のその状態の ないときは、ゲート55は不能にされる。

ゲート56は、ゲート54によって制御されるのに加えて、ロック指標ライン及び優先ライン エンタリング クロスポイント (priority line entering crosspeint) 41によって制御される。エンタリング優先ラインが高値であるかざり (これはより高い優先PEが接続を求めていないことを意味する) そしてロック指標ラインが高値であるかざり (これは他のどのPE

Bのデータ ラインがスイッチ35を通じて着 住先PBのデータ ラインに接続され、RAー アウト ラインがスイッチ38を通じてRAー イン ラインに接続される。

スイッチ80、61、35、36が第4回に GRANT包号が高値のときに対応するモード にて示される。

の入力キュー(impat queue) 内に空きをもつか 否かを示す1つの信号を送くる。第2のクロック パルスにおいて、BAーアクト信号が着信 先PBのBAーイン ラインに到達し、ここで これは送られた情報を入力キュー内に書き込む のに用いられる(入力キュー内に空きがあると き)。同時に、キュー内に空きがあると き)、同時に、キュー内に空きがあると さ)、ここでこれはメッセージ受信のアクノレ ッジメントとして用いられる。

PBは木ハードウェア アクセラレータの回 新シミュレーションを送行する。個々のPBは 複数の論理的に分離可能なユニット、例えば、 事象スケジューラ、ファンアウト リスト プロセッサ、機能評価ユニット等を含むシュミレーション パイプラインの11つの改として備く ようにプログラムされる。ハウスキーパー プロック43は、従来のマイタロプロセッサ、 例えば、モトローラM68020(埋atorale 188020) である。これは基本的にシミュレーシ

は、一方、ユニット72-78を制御する。
つまり、外部(データ)RAMインタフェース
スニット72、レジスタ アレイ ユニット73、個操作ユニット(field operation unit、FOU) 74、アドレス終算ユニット
(AAU) 75、及びメッセージ キュー ユニット78を合む。

プログラムが外部ソースからデータ バス 9 2 (18ビット) 及びアドレス バス 9 3 (b+a18ビット) を介してRAM 7 1 にロード される。アドレス バスは外部アクセス ライン (External Access line) 9 4 上に出現する役 中の制御下においてマルチプレクサ8 7 に投 する。ライン 9 4 はマルチプレクサ8 7 に投 はされているのに加えて、RAMインタフェース ス コントロール8 2 に接続される。プロード 8 2 と関連してこの機能はRAM 7 1 がロード されているとき、RAMインタフェース 7 を 外部から加えられた包号から分離することであ る。通常の動作においては、マイクロ合 aン情報をPB (回路及びI/Oベクトル)内にロードすること、及び例外的な事態の扱いい、例えば、システム クラッシュ後のタスクのチェックポイントからの再関の任務をもつ。ハウスキーパーはクロック内の個々のPBのロセスや、またスイッチ40を介してPBにパス41を介してPBにパスマチ40を介してPBにパスマモに必要という。ハウスキーパーはできる。ハウスキーパーは同路区面(circuit partiticus)を格的するためにディスク45を用いる。

本角明によるアクセラレーグの最も気要の局になるアクセラレーグの最も気要ののでした。 クラスタ内の全てのPBが同一のアーキテクチャー設計をもち、まためのペインラがアプリケーション問題を解くためのペインマイン及として優ピするように専用化のである。 このアーキテクチャーは、第5回にで使わる。 このアーキテクチャーは、第5回にで使わる。 このアーキテクチャーは、第5回にで使わる。 このアーキテクティーは、第5回にで使わるように、命令をレジスダ80を通じてでするように、命令をレジスダ80を通じてプログラムBAM71を含む。ユニット82-86

M 7 1 は 6 4 ピットマイクロ命令をレジスタ 80にくばる。この84ピットはレジスタ80 によってさまざまなユニット、つまり、条件ス トール及びストラップ論理プロック81、RA Mインタフェース解御プロック82、レジスダ 双号器83. FOU似号器84、AAU似号器 85、及びキュー数号器88にくぜられる複数 の傷をもつ。要素82~86は受信されたこれ 6個を復号し: 後に詳離に説明されるように要 者72-78に失々適当な創御包号を加える。 プロック81もさまざまなアラーム信号、例え ば、キュー ユニット76かちのQ EMPT Y及びQ FULL信号に応答し、この最能は フラームが発生したときPBの正常の動作を変 災することにある。 併えば、キュー78 が一杯 で、吉込み命令が発生した場合、プロック81 はこの普込みを阻止するためクロックの最後の フェーズを不飽にする。

ユニット72ー76は3つのフェーズから成るマイクロ命令サイクルにおいて18ビット

パス77、78、及び79を通じて通信する。 フェーズ 1 において、データがユニット73内 のレジスタからパス上に読み出される。 数能ユニット A A U(75)及びFOU(74)はフェーズ 2 においてデータに関して動作し、これ らの結果をフェーズ 3 においてパス上に送く る。パスの内容がフェーズ 3 において選択され たレジスタに書き込まれる。

レジスタ アレイ73は32個のレジスタ (R0-R31) を含む。 殆どはそれらの内容をゲートし、クロックのフェーズ1において3つのバスの1つに加えることができる。 これらバスの任登の1つの上の哲号はクロックのマニーズ3の間にこれらレジスタ内に格納できる。 歩つかのレジスタは違加の目的、例えば・モリのでアドレシング、メモリ或はメッセージ キューへのボートとしての働き、或は機能ユニットの構成などの目的を乗す。

レジスタ アレイ73内のさまざまな専用レ ジスタの説明に入いる前に、PEのパラレルア

データBAMインタフェース ユニット72は2つのレジスタの連結によってアドレスされる。レジスタBO或はB1はライン99上のアドレスの16の最下位ピットを供給し、一方、レジスタ10或は11はライン96上のアドレスの8個の有効ピットを供給する。ライン99及び98によって供給される24ピット アド

ーキテクチャーは(これは異なる経路を通じて足いに遺信でき、また幾つかのユニットはペラレル経路を通じて造信できるさまなユニットをもつことを特徴とするが)ある1つの持つに対して1つ以上のレジスタを使用することを示唆し、結果として利用可能なパラレとを示唆し、結果として利用可能なパラレとないは、10arallelism)がより良く活用できることのはいまする。これ及び後に明白となるのを健はできる。といるのというスタによって処理される。

レスは、適当なときに、夫々インタフェース ユニット72の出力の所のライン89及び90 に加えられる。データはパス88とパス77、 78. 及び79の間をコントロール ユニット 8 2 からの哲号に応答して送くられる。レジス アレイ73もパス97上の外部RAMイン タフェース ユニット72に信号を供給する。 メモリから端を発するパス97はアレイ73内 のレジスタR8歳はR7を選択し、このパス上 の位号は外部メモリの有効的な"アスペクト比 (aspect ratio)* を構成するためにRAMィン タフェース ユニット(72)を制御する。つ まり、ライン97はインタフェース ユニット 72を制御し、ライン88-90に基続された 任意の外部メモリ、例えば、何々が16ピット のB4K番メモリがPBに対してあたかもこれ が倒々が18ピットの84K舗、倒々が1ピッ トの1MM、現はこの間の任意の他のアスペク ト比を持つものとみえるようにされる。24ピ ット アドレス (ライン99及び96) を用い て、そのPBと関連する外部メモリは独出し及び書込みの目的であたかもこれがレジスターアレイ ユニット73内のレジスタB29であるかのようにアクセスされる。メモリは何々のサイクルにおいて読出し或は書込みできるが、メモリーアドレスを正しく改定することが必要である。

キュー ユニット76は実際には2つのユニット:つまり、1つの4番入力キュー、及び1つの4番入力キュー、及び1つの4番出力キューである。例方とも循環FIFOメモリであり、両方ともレジスタ31としてアドレスされる。アレイ ユニット73内のレジスタ814はメッセージ着合先アドレスとうイン86を通じて直接にキュー ユニット76の出力の仮のパス62にメッセージ データがパス98に配ばられるのと同時に配ばられる。8A~イン及び8A-アウト 88及び81~ ユニット76によってライン88及び87上に配ばられ、これらラインは一端にローカ

その入力及び出力ピット欄の幅及び開始ピット 位置を選択することによってバス 6 3 を介して 機動作ユニット 7 4 を構成する。

POVユニット74はピット個動作(bit field operation) を進行する。つまり、これ はその2つのソース オペランドからピット値 を独山し、これらピット側に関して操作し、次 にこの結果をそのオペランドの1つの棚に、 成は出力パスの1つの更に別の欄に挿入する。 FOU動作はADD、SUBTRACT、 INCREMENT, DECREMENT. NEGATE (資業)、AND. OR. XOR, NOT, MAX, 及びMINt合む。 FOUは複数の独立した棚が同一話にパックさ れたパックド線送(packed structures) の高速 操作を行うことによってシミュレーション「ア プリケーションを加速する。1つのサイクルに おいて、FOUは2つの部から機を抽出し、こ れら棚に関して操作し、その結果を1つの路に 挿入する。可能な棚の幅は1、2、4及び8℃

ル メッセージ スイッチ40に送くられる。 Q BMPTY及びQ FULLライン (68 及び69) はプロック81に接続されたアラーム替号であり、これは夫々出力キューがフルであるか否か、成は入力キューが空であるか否かを示す。こうして、R31への書込みによってメッセージが出力キューに送くられ、一方、R31からの統出しによって入力キューからメッセージ部が受信される。

レジスタ アレイ ユニット73内のレジスタ R 3 O は非存在(non-existent)であり、このアドレスは不用データ(unwanted date) に対する情報シンクとして機能する。この能力はこれによると命令を常にソース アドレスと着登先アドレスによって汲わることができるために抵用されている。

レジスタ アレイ73内に提供されるもう1 つの追加の専用レジスタは構選択レジスタ (field select register、FSR)、つまり、 レジスタR4或はR5である。このレジスタは

ットである。バスA、B及びCのグルーピング から、FOUがバスA及びBにのみ接続される ことがわかる。但し、FOUはレジスターアレ イフるからのバス63にも接続され、この場 会、レジスタB4及びB5がアクセスされる。

FOUはこの入力の1つをバスからではなく、アレイ73内の専用レジスタから取ることもできる。FOUはバス54を介してレジスタR15にアクセスできる。これは同一サイクルにおいてもう1つ多くのバス関連操作を行なうことを可能にする。

係を図は下OUユニットのブロック図を変わす。このユニットへの1つの入力は復号器84から来る。これは進行されるべき所望の動作を 指定するFOU-OP4ピット バス;第1の オペランドのソースを決定するFOU-ASE Lライン、つまり、AバスあるいはレジスタR 15に接続されたバス(バス64);着留先バスを指定するFOU-OSELライン;及び合 号をバス63に配ばるためにレジスタR4並は R5のいずれかを用いるかを指定するFSR-SELラインを含む。バスB3は四路を通じて用いられるA-START、B-START、OUT-START、IN-SIZB、及びOUT-SIZB制料管与を供給する。FOUユニットへの他の入力はAバス、Bバス、及びバスB4から来る。

Aバス及びバス64はセレクタ201に加えられ、ここで、1つがFOU-ASBLGBの間子において選択される。セレクタ201のの出た。セレクタ201のの出た。ロロスはラッチ回路202はベーシック クロック(basic clock) の第1のフェーズによ入力のラッチされた。このラッチされたカーカスのラッチされたカーカスのカーに加入力をレクタ203及び204は所銀の間をIN-START間毎個の関始ビットを決定したカーには、一方、前出された個の関始ビットを決定して、一方、前にはないた。

BUS (77) 及びB BUS (78) に転送する。

果なる長さの欄に関して操作するFOUと正反対に、AAUユニット(75)は16~ピット演算を逃行する。フェーズ1において、2つのソース オペランド、A及びCが指定のレジスタ、つまりキュー ユニット76及び/或はRAMインタフェース72からAパス(77)及びCパス(79)上に読み出される。これをはAAUへの入力である。AAU動作の結果はフェーズ3においてCパスにリターンされる。AAU命令は、ADD、SUBTRACT、INCREMENT、DECREMENT、MULTIPLY、DIVIDE、NBGATE(競算)、AND、OR、XOR、NOT、BIT TBST、BIT SET、BIT CLEAR、及びROTATEを含む。

A A U もまたその入力の1つをパスからでな くアレイ73内の専用レジスタから取る。 A A U はレジスタB13にパス85を介してアクセ ホは何の長さ(1. 2、4 成は8ピット)を決 定する。

セレクタ203及び204の出力は極能プロ ック205に加えられ、これは上に阿定された FOU動作の全て(例えば、ADD及び INCRBMBNT)を実現する。これら勤作 はオプ コード及び製動論理プロック(apcode and drive logic block) 206から駅生される 機能所御信号の制御下で進行される。プロック 206は復号器84によって供給される哲号に 応答し、これは従来の組合せ回路から成る。後 旅ブロック205は、阿様に、従来の組合せ回 路から成る。最能プロック205の出力は出力 挿入論理207に加えられる。制御督号OUT - SIZE及びOUT - STARTに応答し、 プロック207はプロック205によって生成 された極を所望の位置に挿入し、これを出力セ レクタ208及び209に転送する。セレクタ は毎号器84からの制御信号FOU-AEN及 びFOU-BRNに応答し、この出力を夫々A

スすることができる。これは同一サイクルにおいてもう1つ多くのバス関連動作を行なうこと を可能にする。

取7回はアドレス資料ユニット75のプロフクタである。ユニットへの1つの入力は気号器85から来る。そしてこれは進行されるべき動作を指定する信号AAU-OP;シフティングを相定する信号AAU-SH;及びAバスのいずれかが選択されるべきかを指定する信号AAU-ASELを含む。

パス65及びAパスはAAU-ASEL哲号 によって割倒されるセレクタ21lに接続され

る。選択されたパスは、Cパスと阿様にラッチ 212に加えられる。ラッチされたCパス比セ レクタ231及び214に披続され、ラッチさ れたAパス(或はパスB5)はセレクタ214 に接続される。セレクタ213の出力はシフ ト論理プロック215に披続される。プロック 213, 214 RU 215 HAAU 0 B 1 T TEST. BIT SET. AUBIT CL BAR動作、並びにAAUのSHIFT及びR OTATB動作を実現する働きをする。このピ ラト操作動作はA BUS (これはOPCOD B及び写動処理プロック216に加えられる) 上の顔御信号及び4つの最下位ピットに応答し て生成されるマスクを採用することによって宝 現される。 論理プロック218はまた上に説明 の復号器85の出力登号にも応答し、機能プロ ック217に加えられる制御信号を生成する。 硬能プロック217はセレクタ214及びシフ ット論理 2 I 5 から入力哲号を受估する。これ は上に裂明の残りのAAU動作を進行する。

出すのに用いられる。

64ーピットPBマイクロ命令は2つのフォーマット、つまり、コンスタント (casetant) 或はノーマル (norsel) をもつ。コンスタント マイクロ命令はバスA及びB上に2つの16ーピット コンスタントを置き、コンズタントをレジスタにロードするのに用いることができる。 但し、コンスタント命令の数にAAU 減は下 O U動作が進行されることはない。ノーマル マイクロ命令は全ての位のケースにおいて用いることができ、以下を指定する概を含む。

1. 3つのパスの各々のためのソース レジスタ及び着名先レジスタ。 短い (5-ピット) コンスタントもまたパスム上にマイクロ命令か ら変数に置くことができる。

- 2. AAU及びFOU動作。
 - 3. アドレス レジスタの選択。
 - 4. トラップ起動。
- 5. 条件選択及び値々のパスのこの条件への センシタイゼーション(seasitization)。

この機能は従来の組合せ論理によって実現される。 最後に、プロック21の出力は出力セレクタ218に加えられ、セレクタ218は復号器85からのAAU-BN包号に応答する。プロック217は又情報セプロック219に供給するが、プロック219は専用観測状態(apacific flag conditions)の存在を確かめる。これら伝統には、動作結果の信号を示すAAU~SIGN;AAUキャリー振激であるAAU~SIGN;AAUキャリー振激であるAAU~CARRT;オーバーフロー情報を選ぶことを示すAAU-2BROが含まれる。

マイクロプログラムRAM (71) はデータ 経路の個々の部分を制御するマイクロ命令を提 供する。個々のサイクルにおいて、選択された プログラム アドレス レジスタが次のサイク ルにおいて次行されるペネマイクロ命令を疑み

MARSを多低遅延論理シミュレータとして 用いることによって、個々のクラスタによって 最大84Kゲートまで扱うことができる。64 Kゲート以上が存在するような用途において は、第1回に従って、1つ以上のクラスタを採 川することができる。ここで、個々のクラスタ ・は四路のあらかじめ選択された部分のシミュレ ーションに挙げられる。勿論、回路の区額はク ラスタ間の通信が最小化されるように選択され

クラスタ内のシミュレーションはシーケンスのタイム ステップ及び 2 つのシミュレーションフェーズ: つまり、ファンアウト (fazout)及び評価(evaluation)フェーズにて遂行される。ファンアウト シミュレーション フェーズの際に、現時間ステップにおいて起こる事業がゲートの入力に伝搬され、これらゲートが評価フェーズにおいて、これらゲートがシミュレーションフェーズの使れる。 2 つのシミュレーション フェーズの使

用は単一の評価サイクル内での単一ゲートの複数の評価を防止する。全てのゲート入力はゲートが評価される前に更新され、このゲートは一度のみ評価される。従って、この設計は慣性選延モデルに対する事象キャンセルをサポートする。

出力フィルタ102は現在及び未決の信号館の選集を行ない、必要に応じて事象キャンセルを進行する。ファンアウト シミュレーション フェーズにおいて、出力フィルタが時間メッセージを発展後出帯プロック103に送くり、ゲート メッセージを処理する。個々のゲート メッセージに対して、出力フィルタはゲ

国使用され、PBの扱つかは関方のシミュレーション フェーズにおいて用いられる。以下にファンアクト フェーズ パイプライン及び評価パイプラインの説明が行なわれる。但し、一般的に言うと、シミュレーションはこの2つのフェーズの関を交互しながら進む。

ート出力上の最も最近の事象が現時間ステップに対してスケジュールされているか否か決定する。現時間ステップに対してスケジュールされるの現時間ステップに対してスケジュールを告めている場合は、未決値が調べられ、ゲートを登録される。そうでない場合は、この事象がキャンセルされる。信号スケジューラからのゼローメッセージの受信は、出力フィルタを評価モードに戻す。

れはまたこの入力信号を出力ログ プロッグ 104に送くる。

プロック104は監視されている付号の事金を記録する。これら信号は所望のゲート出力を同定するビット ベクトル (1ビット/ゲート)によって同定される。

ポインタ リスト プロック105は出力ログ104からゲート値メッセージを受信し、そのゲートのファンアウト リスト内のポインタを顕べ、ポインタ及びこの値をファンアウト リスト108に送くる。このポインタは18ピットである。

ファンアウト リスト プロック106 仕ポインタ リストからポインタ106及び値メッセージを取り、このポインタをそのゲートに対するファンアウト リストを調べるために用いる。何々のファンアウト項目はゲートと入力者号のペア(sate and imput number pair)から成る。何々のファンアウトに対して、入力メッセージからのこの値がこの項目に對加され、これ

セージが伝搬すると、評価フェーズが開始され、結果として、ゲート スケジューラ (第8 図の右側の上側ブロック) はそのスケジュール されたゲートを入力テーブルに送くる。

評価フェーズにおいて(第8回の右側部分) ゲート スケジューラはそのスタックからスケ ジュールされたゲートを取り出し、ゲートをス ケジュールされてないとマークし、ゲート メ ッセージを入力テーブル ブロック107上に 送くる。 最後のゲートがスタックから取り出さ れると、ゼロ メッセージが入力テーブルに送 くられる。

この入力テーブルはゲート メッセージを受信し、ゲートに対する現入力値を調べる。受信された個々のゲート メッセージに対し、ゲート強烈子及びその入力値を含む2部メッセージがゲート タイプ テーブル112上に送られる。ゼロ メッセージは入力テーブルをファンフウト フェーズに戻す。

ゲート タイプ テーブルはゲート タイプ

によって入力テーブル107に送くられる1 つのゲート入力及が値メッセージ(gate imput and value message)が形成される。

入力テーブル プロック107は個々のゲートに対する入力値のリストを保持する。これがファンアウト リストから1つのゲート値及び入力メッセージを受合すると、テーブルをこれに従って更新し、そしてゲート識別子を含むメッセージをゲート スケジューラ108に送くる。

ゲート スケジューラ プロック108はその入力が評価(evaluation)に対して変更されたゲートをスケジュールする。入力テーブルから受付された個々のメッセージに対して、このゲートはこれが既にスケジュールされているかチェックし、されていない場合は、スケジュールされたゲートを迫除するためにピット ベクトルが用いられる。

プロック101-108を通じてゼロ メッ

を調べ、この情報を入力テーブルから受信されたメッセージに附加する。結果としての2番メッセージが微能ユニット111に送くられる。

機能ユニット プロック111は桁定された ゲート機能ユニットをシミュレートし、入りメ ッセージ内のゲート タイプ及び入力値を用い てそのゲートによって生成される出力値を計算 する。結果としての出力値は、ゲート差別子と ともに、遅延テープル110に送くられる。

選送テーブル110はゲート及び信号の変化の方向によって正しい選送を調べる。こうして 決定された選送がゲート値メッセージに附加 され、そして入力ペクトル リスト ブロック 109にパスされる。

入力ペクトル リスト プロック109は遅延を時間に変換し、メッセージを出力フィルダ(102)にパスする。これは次に現時間がそれに対して入力ペクトルがスケジュールされた 最後の時間に進んだか否かチェックする。 現的 個がこのペクトル時間以上である場合は、次の

スケジュールされたペクトルがメッセージ施内 に挿入され、出力フィルタ上にパスされる。

この出力フィルタはゲート評価の結果がゲート出力の選延を変えたか否が調べる。変えた場合は、出力フィルタが未決事金をログし、ゲート及び時間メッセージを信号スケジューフに送くる。

信号スケジューラは出力フィルタから受信される事象をスケジュールする。ゼロ メッセージによって、サイクル カウントがゼロでないことを条件として、次のファンアウト サイクルが開始される。

4. 図面の簡単な説明

部1回は8個のクラスタが個々のノードに接続され、別個のバスを通じて1つのホストコンピュータと通信する3ーキューブ通信網を示し;

第2回は個々のノードの一般構造を示し; 第3回はクラスタを構成する処理要素及び処理要素を相互接続するローカル メッセージ スイッチを示すプロック図であり;

第4図は第3図に示されるローカル メッセージ スイッチの詳細なプロック図であり;

第5日は処理要素自体の辞書なプロック図であり;

が 6 図は F O Uユニットのプロック図であり:

第7図はAAUユニットのブロック図であり:そして

第8回は論理シミユレーションを実現するためのグラスタの使用を図解する。 .

< 主要部分の符号の説明>>

Ⅰ D----- クラスタ


11---- ホストコンピュータ


12-24---- 双方向ライン

25---- バス

30---- クロスパースイッチ

32-----出力パッファ





特閒昭64-26969 (14)

